






2.1 Schaltungsentwurf

| Dez | a | b | c | F |
|-----|---|---|---|---|
| 0 | 0 | 0 | 0 | x |
| 1 | 0 | 0 | 1 | 0 |
| 2 | 0 | 1 | 0 | 0 |
| 3 | 0 | 1 | 1 | 1 |
| 4 | 1 | 0 | 0 | 0 |
| 5 | 1 | 0 | 1 | 1 |
| 6 | 1 | 1 | 0 | 1 |
| 7 | 1 | 1 | 1 | x |




$$F = a \cdot b + a \cdot c + b \cdot c = a \cdot (b + c) + b \cdot c = b \cdot (a + c) + a \cdot c$$




Schaltung aufgebaut und überprüft. Funktion stimmt mit Simulation überein. Für Redundanz – Code "000" ist der Ausgang "0", für "111" ist er "1".



2.2 7-Segment Anzeige



| Dez | a | b | c | A | B | C | D | E | F | G |
|-----|---|---|---|---|---|---|---|---|---|---|
| 3 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 |
| 4 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 0 |
| 5 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 |
| 6 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |



$$A = \overline{b}\overline{c}$$




$$B = \overline{b}c + b\overline{c}$$

$$C = 0$$


$$D = A$$

$$E = \overline{b} + c$$

$$F = \overline{a}$$



Schaltung aufgebaut, stimmt mit Simulation überein






2.3 ...

2.4 Volladdierer aus zwei Halbaddierer und ein ODER – Gatter

| a | b | c _i | S | Co |
|---|---|----------------|---|----|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |



Schaltung überprüft mit 2 4 – Bit Volladdierer die zu 1-Bit Halbaddierer beschaltet wurden. Funktion der Schaltung stimmt mit Simulation überein.

